



PATENT AND TRADEMARK OFFICE

Applicant:

Yoshizumi HARAGUCHI

Appl. No.:

09/768,589

Group:

2632

Filed:

January 25, 2001

Examiner: UNKNOWNECEIVED

For:

CIRCUIT FOR PROCESSING CHARGE DETECTING

SIGNAL

AUG 3 0 2001

Technology Center 2600

LETTER

Assistant Commissioner for Patents Washington, DC 20231

Date: August 28, 2001

Sir:

Under the provisions of 35 U.S.C. § 119 and 37 C.F.R. § 1.55(a), the applicant(s) hereby claim(s) the right of priority based on the following application(s):

Country

Application No.

Filed

JAPAN

2000-019198

January 27, 2000

A certified copy of the above-noted application(s) is(are) attached hereto.

If necessary, the Commissioner is hereby authorized in this, concurrent, and future replies, to charge payment or credit any overpayment to Deposit Account No. 25-0120 for any additional fee required under 37 C.F.R. §§ 1.16 or 1.17; particularly, extension of time fees.

Respectfully submitted,

YOUNG & THOMPSON

Robert J. Patch,

745 South 23rd Street, Suite 200 Arlington, Virginia 22202 (703) 521-2297

Attachment

(Rev. 04/19/2000)

CERIIFIED COPY OF COP

A 国 特 許 /
PATENT OFFICE
JAPANESE GOVERNMENT

海 El US

別紙添付の書類に記載されている事項は下記の出願書類に記載されてる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed this Office.

出 願 年 月 日 ate of Application:

2000年 1月27日

願番号 plication Number:

特願2000-019198

顛 licant (s): 人 日本電気株式会社

AUG 2 8.2001

RECEIVED

AUG 3 0 2001

Technology Center 2600

2000年 9月 8日

特 許 庁 長 官 Commissioner, Patent Office





特2000-019198

【書類名】

特許願

【整理番号】

75210220

【あて先】

特許庁長官殿

【国際特許分類】

H01L 29/796

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

原口 能純

【特許出願人】

【識別番号】

000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】

100082935

【弁理士】

【氏名又は名称】

京本 直樹

【電話番号】

03-3454-1111

【選任した代理人】

【識別番号】 100082924

【弁理士】

【氏名又は名称】 福田 修一

【電話番号】

03-3454-1111

【選任した代理人】

【識別番号】 100085268

【弁理士】

【氏名又は名称】 河合 信明

【電話番号】

03-3454-1111

【手数料の表示】

【予納台帳番号】

008279

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

9115699

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 電荷検出信号処理回路

【特許請求の範囲】

【請求項1】

電荷結合素子(CCD)から転送された電荷を蓄積するフローティングディフュージョンアンプに接続された第1のノードと、第1の電源ラインと出力端子との間に接続されゲートが前記第1のノードに接続されたエンハンスメント型の第1のトランジスタと、前記出力端子と第2の電源ラインとの間に接続されゲートに固定電位が供給される前記エンハンスメント型の第2のトランジスタとを備えることを特徴とする電荷検出信号処理回路。

【請求項2】

前記固定電位は、前記第1の電源ラインと同一の電位であることを特徴とする 請求項1記載の電荷検出信号処理回路。

【請求項3】

前記第1及び第2のトランジスタはNMOSトランジスタであることを特徴とする請求項1記載の電荷検出信号処理回路。

【請求項4】

電荷結合素子(CCD)から転送クロックに応答して転送された電荷を蓄積するフローティングディフュージョンアンプに接続された第1のノードと、第1の電源ラインと出力端子との間に接続されゲートが前記第1のノードに接続されたエンハンスメント型の第1のトランジスタと、前記出力端子と第2の電源ラインとの間に接続されゲートが第2のノードに接続された前記エンハンスメント型の第2のトランジスタと、前記転送クロックが供給されていない期間に前記第2のノードを固定電位に接続し、前記転送クロックが供給されている期間には前記第2のノードを前記固定電位から切り離す制御回路とを有することを特徴とする電荷検出信号処理回路。

【請求項5】

前記第2のノードには前記固定電位を保持するための容量素子が接続されていることを特徴とする請求項4記載の電荷検出信号処理回路。

【請求項6】

前記制御回路は、前記第1の電源ラインと第3のノードに接続された第1の抵抗素子と、前記第3のノードと前記第2の電源ラインとの間に接続された第2の抵抗素子と、前記第2のノードと前記第3のノードとの間に接続され制御端子に制御信号を受けるスイッチング素子とによって構成され、前記スイッチング素子は、前記制御信号により前記転送クロックが供給されていない期間に前記第2のノードを固定電位に接続し、前記転送クロックが供給されている期間には前記第2のノードを前記固定電位から切り離すように制御されることを特徴とする請求項4記載の電荷検出信号処理回路。

【請求項7】

前記制御信号は、フォトダイオードに蓄積された電荷をCCDに転送するためのトランスファーゲートを駆動するトランスファゲート駆動パルスであることを特徴とする請求項6記載の電荷検出信号処理回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は電荷検出信号処理回路に関し、特にソースフォロワ回路を用いた電荷検出信号処理回路に関する。

[0002]

【従来の技術】

近年、電荷結合素子(CCD)は、カメラ、ファクシミリ、コピー機等に広く使用され、このような装置に用いられているCCDに対して、当然のごとく画質を向上させるための特性向上が望まれている。画質向上のために改善すべきCCDの特性として、暗時ランダムノイズを低減することが考えられる。この暗時ノイズとは、CCDイメージセンサに光が当たらない状態での同一画素のレベルが画素1ラインの信号毎に変化する信号ばらつきのことである。このノイズ源の一つとして、CCDに用いられている出力バッファで生じる熱ノイズがある。熱ノイズは電荷のランダムな熱運動に起因して発生するものであり、すべての周波数帯域において同じレベルの平坦な周波数スペクトルを持っている。以下、熱ノイ

ズを発生する出力バッファとしてCCDに使用されているソースフォロワ回路について、従来例1及び従来例1の改良版としての従来例2について説明する。

[0003]

従来例1のソースフォロワ回路を、図7を参照して説明する。

[0004]

ソースフォロワ回路は、FDAにノードN1を介してゲートが接続され、電源VDDと出力端子Voutとの間にソース・ドレインが接続されたエンハンスメント型NMOSトランジスタ701と、ノードN2にゲートが接続され、出力端子Voutと電源GNDとの間にソース・ドレインが接続されたエンハンスメント型NMOSトランジスタ702と、電源VDDとノードN2との間に接続された抵抗705と、ゲートにリセットパルスφRが入力され、電源VDDとノードN1との間にソース・ドレインが接続されたデプレッション型NMOSトランジスタ703とから構成され、FDAに転送された電荷はリセットパルスφRがデプレッション型NMOSトランジスタ703に印加されることによってリセットされている。

[0005]

従来例1のソースフォロワ回路では、トランジスタ702は電流源として動作し、トランジスタを流れる電流を制御し、ソースフォロワ回路の電流量やオフセット電圧を調整する必要があるため、抵抗704と抵抗705とによって構成される分圧回路が使用されていた。そのため、分圧回路によって発生する熱ノイズがエンハンスメント型NMOSトランジスタ702のゲートに入力され、その結果、ソースフォロワ回路の出力Voutのランダムノイズが増加してしまうという問題があった。

[0006]

ソースフォロワ回路の出力端子Voutで観測される熱ノイズとしては、ソースフォロワ回路を構成するNMOSトランジスタ自体によるノイズ(Vn1)、 FDAから駆動側トランジスタ701のゲートに入力されるノイズによりソースフォロワ出力に観測されるノイズ(Vn2)、そして分圧回路出力から負荷側トランジスタ702のゲートに入力されるノイズによりソースフォロワ回路の出力 に観測されるノイズ (Vn3) の3つが考えられる。これらのノイズは互いに独立したノイズ源に起因するものなので、従来例1のソースフォロワ出力端2で観測される熱ノイズに起因するノイズ電圧Vnoは、

 $Vno = \sqrt{(Vn1^2 + Vn2^2 + Vn3^2) \cdots }$ となる。ただし、^2は2乗をあらわす。

[0007]

ここで、ノイズVn1は、ソースフォロワ回路自体のノイズ、Vn2はソースフォロワ回路に入力されるノイズであり、本発明で問題としているノイズとは直接関係無いため、説明を省略する。

[0008]

次に、従来例1の負荷側トランジスタ702のゲートから入力される熱ノイズ電圧Vno2について考えるため、まず、抵抗体により発生する熱ノイズについて説明する。抵抗より発生する熱ノイズ電圧Vnは次式で表される。

 $V n = \sqrt{(4 k \cdot T \cdot R \cdot \Delta f) \cdots 2}$

k:ボルツマン定数、T:絶対温度、R:抵抗値、Δf:ノイズ帯域幅 ここで従来例1の抵抗704、705からなる分圧回路の分圧電圧出力端N2からノイズレベルが0の端子(電源VDD、GND)に対しての抵抗を考えるとき、抵抗704、705の抵抗値をそれぞれR1、R2とすると、抵抗704、705の並列抵抗となるため、合成抵抗値Rは

 $R = (R1 \cdot R2) / (R1 + R2) \cdots 3$

であり、従来例1における分圧回路で発生する熱ノイズ電圧Vno2は②式に③ 式を代入して

 $V n o 2 = √ [4 k · T · {(R1 · R2) / (R1 + R2)} · Δ f]$

となる。

[0009]

続いて、分圧回路熱ノイズ電圧Vno2に起因するソースフォロワ出力のノイズ電圧Vn3について説明する。従来例1のソースフォロワ回路において、ノイズが負荷側トランジスタ702のゲートのみに入力された場合の回路を図3に示

す。ただし、図3では図1のトランジスタ701をトランジスタ301とし、トランジスタ702をトランジスタ302として説明している。また、負荷側トランジスタ302のゲートに入力されるノイズ成分だけを考慮するため、駆動側トランジスタ301のゲートに入力されるノイズは無視している。したがって、駆動側トランジスタ301のゲートは、リセットトランジスタがONされて電源電圧VDDと同じになった回路として表される。すなわち、エンハンスメント型NMOSトランジスタ301は、ドレインとゲートが電源VDDに接続され、ソースはソースフォロワ出力端子Voutに接続され、エンハンスメント型NMOSトランジスタ302は、ドレインがソースフォロワ出力端子Vout、ゲートがノードN2、そしてソースが電源GNDにそれぞれ接続される。この回路はNMOSインバータと同じ構成であり、ノイズ電圧Vn3は、分圧回路熱ノイズ電圧Vn02にNMOSインバータのゲインをかけた値となる。そこで、図3に示すようなNMOSインバータの場合、ゲインAvは、NMOSトランジスタの伝達コンダクタンスが、基板バイアスによる伝達コンダクタンスとチャネル変調効果によるチャネルコンダクタンスより十分大きいとすると、次式のようになる。

 $A v = - (g m 2 / g m 1) \cdots 5$

gm1:NMOSトランジスタ301の伝達コンダクタンス

gm2:NMOSトランジスタ302の伝達コンダクタンス

従って、分圧回路熱ノイズ電圧Vno2に起因するソースフォロワ出力端 2のノイズ電圧Vn3は、

V n 3 =√ [{- (g m 2 / g m 1) · V n o 2} ^ 2] ·············⑥ となる。

[0010]

⑥式より、分圧回路起因の熱ノイズを下げるためにはgm1を大きく、またgm2を小さくすることが有効であることがわかる。しかしながら、負荷側トランジスタの伝達コンダクタンスgm2を小さくすることはある程度可能であるが、駆動側トランジスタ301の伝達コンダクタンスgm1を大きくすると、FDAの検出容量が下がるなどの弊害があるため、gm1を十分大きくすることが難しい。よって分圧回路の熱ノイズがソースフォロワ回路の全体ノイズの中で占める

割合が大きくなる場合があり、負荷側トランジスタのゲートにノイズ入力がない 、図8のような改良型のソースフォロワ回路が多く用いられてきた。

[0011]

この従来例2の改良型ソースフォロワ回路は、FDAにノードN1を介してゲートが接続され電源VDDと出力端子Voutとの間にソース・ドレインが接続されたエンハンスメント型NMOSトランジスタ801、出力端子Voutと電源GNDとの間にソース・ドレインが接続され、ゲートが電源GNDに接続されたデプレッション型NMOSトランジスタ802と、電源VDDとノードN1との間にソース・ドレインが接続され、ゲートにリセットパルスφRが印加されたデプレッション型NMOSトランジスタ803とから構成されている。

[0012]

このような回路構成のため、従来例1では発生していた分圧回路による熱ノイズが発生せず、出力端子Voutに発生するノイズは、式①からVn3を除いた小さなものとなる。

[0013]

【発明が解決しようとする課題】

しかしながら、従来例2のソースフォロワ回路では、従来例1の分圧回路を用いる代わりにデプレッション型NMOSトランジスタ802を用いているので熱ノイズの発生を押さえることができるものの、CCDの拡散プロセスにおいてデプレッション型トランジスタの閾値電圧はエンハンスメント型トランジスタの閾値電圧に対して約5倍ほどばらつきが大きく、±1Vもばらついてしまう。その結果、ソースフォロワ回路における入出力特性も大きくばらついてしまうという問題がある。その理由は以下のとおりである。

[0014]

近年、CCDの多くでは、CCD自体に埋め込みチャネル型CCDが用いられており、工程の増加を押さえるためにデプレショントランジスタのチャネルもCCDの埋め込みチャネルと同じ工程で形成されている。そして、CCDの埋め込みチャネル形成には、P基板上にNウェル領域を形成する工程で熱拡散を行っている。これにより、CCDの埋め込みチャネルと同一の工程でチャネルを形成さ

れたデプレショントランジスタは、通常のデプレショントランジスタ形成方法を 用いた場合に比べ、閾値電圧のばらつきが大きくなる。その理由は、CCDの埋 め込みチャネルを形成する工程の方が、通常のデプレッショントランジスタより も不純物のドーズ量が多いこと及び、不純物の拡散時間が長いことにより、プロ ファイルにばらつきが起こりやすいためである。そして、閾値電圧がばらつくこ とによって、ソースフォロワ入出力特性がばらつくという問題を生じることにな っていた。

[0015]

したがって、本発明の目的は、ノイズを低減すると共に、ソースフォロワ入出 力特性のばらつきを抑えた電荷検出信号処理回路を提供することにある。

[0016]

【課題を解決するための手段】

本発明の第1の電荷検出信号処理回路は、電荷結合素子(CCD)から転送された電荷を蓄積するフローティングディフュージョンアンプに接続された第1のノードと、第1の電源ラインと出力端子との間に接続されゲートが前記第1のノードに接続されたエンハンスメント型の第1のトランジスタと、前記出力端子と第2の電源ラインとの間に接続されゲートに固定電位が供給される前記エンハンスメント型の第2のトランジスタとを備えることを特徴とする。

[0017]

このように、第1及び第2のトランジスタをエンハンスメント型トランジスタ で構成することによって、製造上のばらつきに基づく電荷検出信号処理回路の特 性劣化を防止することができる。

[0018]

また、本発明の第2の電荷検出信号処理回路は、電荷結合素子(CCD)から 転送クロックに応答して転送された電荷を蓄積するフローティングディフュージョンアンプに接続された第1のノードと、第1の電源ラインと出力端子との間に 接続されゲートが前記第1のノードに接続されたエンハンスメント型の第1のトランジスタと、前記出力端子と第2の電源ラインとの間に接続されゲートが第2のノードに接続された前記エンハンスメント型の第2のトランジスタと、前記転 送クロックが供給されていない期間に前記第2のノードを固定電位に接続し、前記転送クロックが供給されている期間には前記第2のノードを前記固定電位から切り離す制御回路とを有することを特徴とする。

[0019]

このように、第2のトランジスタと固定電位とを転送クロックが供給されているときに切り離すことによって、固定電位を発生させている回路からの熱ノイズを遮断することができ、電荷検出信号処理回路の特性を向上させることができる

[0020]

【発明の実施の形態】

以下、本発明の実施の形態について、説明する。

[0021]

本発明による電荷検出信号処理回路では、ソースフォロワ回路を構成する駆動トランジスタと負荷トランジスタとがエンハンスメントトランジスタによって構成されている。

[0022]

本発明の第1の実施例の回路構成を図1に示す。

[0023]

電荷検出信号処理回路は、FDAを入力とするソースフォロワ回路本体とFDAをリセットする為のリセットトランジスタから構成されている。ソースフォロワ回路は、電源VDDと出力端子Voutとの間にソース・ドレインが接続されゲートがノードN1を介してFDAに接続されたエンハンスメント型NMOSトランジスタ101と、出力端子Voutと電源GNDとの間にソース・ドレインが接続されゲートが電源VDDに接続されたエンハンスメント型NMOSトランジスタ102とから構成されており、駆動側がトランジスタ101、負荷側がトランジスタ102である。そして、リセットトランジスタ103は、電源VDDとノードN1との間にソース・ドレインが接続され、ゲートにリセットパルスタRを受けるデプレション型NMOSトランジスタによって構成され、リセットトランジスタ103は、リセットトランジスタ103は、リセットパルスタRが印可されることによりFDAに蓄積

された電荷をリセットする。

[0024]

第1の実施例の回路においては、FDAに電荷が入ることによる電位変化が駆動側トランジスタ101のゲートの電位変化となり、ソースフォロワ回路は、電位変化を検出し出力する。リセットトランジスタ103は、リセットパルスøRが印加されることによりONし、FDAの電位を電源VDDと同一にするものであり、ソースフォロワの入力オフセット電圧は電源電圧と同電位になる。

[0025]

このソースフォロワ回路の出力端子Voutで観測される熱ノイズ電圧Vnoは、ソースフォロワ回路を構成するNMOSトランジスタの抵抗成分による熱ノイズ電圧Vn1、FDAから駆動側トランジスタ101に入力される熱ノイズに起因するノイズ電圧Vn2によって、次のように記述される。

[0026]

 $V n o = \sqrt{(V n 1 ^2 + V n 2 ^2) \cdots \cdots }$

したがって、第1の実施例では、図4に示すように、従来例1で存在したノイズ電圧 V n 3を無くすることができると共に、負荷トランジスタとしてエンハンスメント型トランジスタを用いているため、閾値のばらつきを低減することができソースフォロワ回路の入出力特性のばらつきも低減することができる。(図4中A:従来例1のノイズ、B:実施例1のノイズ、fc:ソースフォロワ回路のカットオフ周波数)

また、分圧回路が削除されていることにより、分圧回路で消費される電流が無くなり、消費電力を低減することができると共に、レイアウト面積(占有面積)が小さくてすむため高集積化に向いている。

[0027]

しかしながら、第1の実施例においては、負荷トランジスタのゲートが電源VDDに直接接続されているため、負荷トランジスタの特性を変更することが困難であり、ひいてはソースフォロワ回路の特性を変更することが困難となる。そこで、ばらつきおよびノイズ特性を悪化させること無く、さらにソースフォロワ回路の特性を変更することができる電荷検出信号処理回路の第2の実施例を以下に

示す。

[0028]

第2の実施例の回路構成を図2に示す。なお、図2には説明のため、電荷検出信号処理回路の他に、CCD部の概略図を追加している。

[0029]

CCD部は、フォトダイオードを1000個を並べたフォトダイオード部207と、フォトダイオード部207で発生した電荷をCCDレジスタ部212へ転送するトランスファーゲート部208、CCDレジスタ部212で転送された電荷を検出するFDA209、FDA209をリセットするリセットゲート210、及びリセットドレイン211からなる。トランスファーゲート部208には、クロックパルスφTGが、CCDレジスタ部には、互いに逆相の駆動クロックパルスφ1、φ2が、リセットゲート210にはリセットパルスφRが、それぞれ印可される。なお、CCDレジスタ駆動クロックパルスの最終段はφ2とする。

[0030]

電荷信号処理回路は、FDA209にノードN1を介してゲートが接続され、電源VDDと出力端子Voutとの間にソース・ドレインが接続されたエンハンスメント型NMOSトランジスタ201、ノードN3にゲートが接続され出力端子Voutと電源GNDとの間にソース・ドレインが接続されたエンハンスメント型NMOSトランジスタ202、電源VDDとノードN2との間に接続された抵抗203、ノードN2と電源GNDとの間に接続された抵抗204、ゲートにクロックパルスφTGが印加されノードN2とノードN3との間にソース・ドレインが接続されたエンハンスメント型NMOSトランジスタ205、およびノードN3と電源GNDとの間に接続された容量206から構成されている。

[0031]

図2の回路における各入力クロックパルスのタイミングを、図6に示す。駆動クロックパルスの最終段をφ2としているため、FDAへ転送される電荷はφ2の立ち下がりに同期したものとなり、ソースフォロワ出力波形Voutも図のようにφ2の立ち下がりにあわせて出力される。また、リセットゲートがリセットパルスφRで駆動されることにより、FDA209の電位は電源電圧VDDにリ

セットされる。第2の実施例におけるCCD部ではフォトダイオードの数を1000個にしているため、ソースフォロワ出力波形Voutも図中に示した番号のように1-1000まで出力される。ここでトランスファーゲート駆動パルスφTGは、フォトダイオードからCCDレジスタへ電荷を転送するパルスであるため、CCDレジスタ駆動パルスのストップ期間にONする。そして図6からもわかるように、トランスファゲート駆動パルスφTGは、CCDレジスタ駆動周期の約1000倍の駆動周期となる。

[0032]

第2の実施例においては、ソースフォロワの負荷側トランジスタ202のゲート電圧V3は、エンハンスメント型NMOSトランジスタ205がトランスファーゲート駆動パルスφTGのハイレベルに応答してONすることにより分圧回路出力電圧V2と同じとなり、トランジスタ205がトランスファーゲート駆動パルスφTGのローレベルに応答してOFFする事により、トランジスタM2のゲート電圧V3は、分圧回路出力電圧と同じ電圧で容量206によってホールドされる。これによりソースフォロワの入出力特性は従来例1の回路と同様のものとなる。

[0033]

このように、接続点N3の電圧V3がホールドされている期間では、抵抗203と204とによって構成される分圧回路と負荷側トランジスタM2のゲートとが電気的に分離されるため、分圧回路の熱ノイズは、分離されている期間内では接続点N3に影響しない。但し、電圧V3をトランスファーゲート駆動パルスφTGでホールドすることにより、ノイズがトランスファーゲート駆動パルスφTGの駆動周波数の1/2以下の帯域に折り返されるため、接続点N3の低域ノイズは増加する場合もあり得る。しかし、②式よりわかるように、低い周波数帯域に限定されると熱ノイズは小さくなる。そして、クロックパルスφTGの駆動周波数はCCD出力信号周波数より遙かに低いため(実施例2では約1/1000)、第2の実施例におけるソースフォロワ出力ノイズは、図7に示すように低減される。(図7中A:従来例1のノイズ、B:第2の実施例のノイズ、fc:ソースフォロワ回路のカットオフ周波数)

このように、第2の実施例では、トランジスタ202のゲート電圧に分圧回路の出力電圧を用いてもノイズの増加がほとんどない。よってトランジスタ202のゲート電圧をGND-VDD間の任意のものとすることができるため、第1の実施例のようにソースフォロワの負荷側トランジスタのゲート電圧を電源電圧あるいはGNDに固定として設計をする場合と比較して、ソースフォロワの特性や設計方法の自由度が広がる。

[0034]

第2の実施例では、抵抗を用いた分圧回路を用いて説明したが、トランジスタを用いた分圧回路や、容量を用いた分圧回路を用いて良いことは明らかであり、トランジスタ205のゲートに入力されるパルスは、トランスファーゲート駆動パルスφTGの整数倍周期でなおかつON期間がCCDレジスタ駆動クロックのストップ期間にあるものであれば、トランスファーゲート駆動パルスφTG以外の駆動パルスでもよい。また、第2の実施例におけるトランジスタ205は、スイッチとして用いているためPMOSトランジスタで構成することができる。その場合、PMOSトランジスタへのゲート入力パルスは反転させる必要がある。

[0035]

さらに、本発明の趣旨を逸脱しない範囲で、種々の変更が可能であることは、 言うまでもない。

[0036]

【発明の効果】

上述のとおり、本発明によれば、CCDからFDAに転送された信号を処理する電荷検出信号処理回路のノイズ特性及び入出力特性を向上させることができる

【図面の簡単な説明】

- 【図1】本発明の第1の実施例による電荷検出信号処理回路
- 【図2】本発明の第2の実施例による電荷検出信号処理回路
- 【図3】NMOSインバータの回路図
- 【図4】従来例1と第1の実施例とのノイズ特性を示すグラフ
- 【図5】従来例1と第2の実施例とのノイズ特性を示すグラフ

特2000-019198

- 【図6】第2の実施例の動作タイミング図
- 【図7】従来例1の電荷検出信号処理回路
- 【図8】従来例2の電荷検出信号処理回路

【符号の説明】

101、102、201、202、205 エンハンスメント型NMOSトラン


ジスタ

203、204 抵抗


206 容量

【書類名】図面


【図1】





【図2】




【図3】











【図7】



【図8】



【書類名】 要約書

【要約】

【課題】 CCDからFDAに転送された信号を処理する電荷検出信号処理回路のノイズ特性及び入出力特性を向上させること。

【解決手段】 ゲートがFDAに接続されソース・ドレインが電源VDDと出力端子Voutとの間に接続されたエンハンスメントNMOSトランジスタ101と、ゲートが電源VDDに接続されソース・ドレインが出力端子Voutと電源GNDとの間に接続されたエンハンスメント型NMOSトランジスタ102とを備える。

【選択図】図1

認定・付加情報

特許出願の番号

特願2000-019198

受付番号

50000088354

書類名

特許願

担当官

第五担当上席 0094

作成日

平成12年 1月28日

<認定情報・付加情報>

【提出日】

平成12年 1月27日

出願人履歴情報

識別番号

[000004237]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社